/*
 * Copyright     :  Copyright (C) 2021, Huawei Technologies Co. Ltd.
 * File name     :  gicr_lpi_regs_reg_offset.h
 * Project line  :  Platform And Key Technologies Development
 * Department    :  CAD Development Department
 * Author        :  xxx
 * Version       :  1
 * Date          :  2013/3/10
 * Description   :  The description of xxx project
 * Others        :  Generated automatically by nManager V5.1 
 * History       :  xxx 2021/10/25 08:35:56 Create file
 */

#ifndef __GICR_LPI_REGS_REG_OFFSET_H__
#define __GICR_LPI_REGS_REG_OFFSET_H__

/* GICR_LPI_REGS Base address of Module's Register */
#define SOC_GICR_LPI_REGS_BASE                       (0x40000000)

/******************************************************************************/
/*                      SOC GICR_LPI_REGS Registers' Definitions                            */
/******************************************************************************/

#define SOC_GICR_LPI_REGS_GICR_CTLR_REG        (SOC_GICR_LPI_REGS_BASE + 0x0)    /* Re-Distributor的控制寄存器 */
#define SOC_GICR_LPI_REGS_GICR_IIDR_REG        (SOC_GICR_LPI_REGS_BASE + 0x4)    /* GIC身份寄存器 */
#define SOC_GICR_LPI_REGS_GICR_TYPER_L_REG     (SOC_GICR_LPI_REGS_BASE + 0x8)    /* GICR配置信息寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_TYPER_H_REG     (SOC_GICR_LPI_REGS_BASE + 0xC)    /* GICR配置信息寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_STATUSR_REG     (SOC_GICR_LPI_REGS_BASE + 0x10)   /* GICR异常操作状态寄存器 */
#define SOC_GICR_LPI_REGS_GICR_WAKER_REG       (SOC_GICR_LPI_REGS_BASE + 0x14)   /* GICR的唤醒寄存器 */
#define SOC_GICR_LPI_REGS_GICR_SETLPIR_L_REG   (SOC_GICR_LPI_REGS_BASE + 0x40)   /* 产生LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_SETLPIR_H_REG   (SOC_GICR_LPI_REGS_BASE + 0x44)   /* 产生LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_CLRLPIRR_L_REG  (SOC_GICR_LPI_REGS_BASE + 0x48)   /* 清除LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_CLRLPIR_H_REG   (SOC_GICR_LPI_REGS_BASE + 0x4C)   /* 清除LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_PROPBASER_L_REG (SOC_GICR_LPI_REGS_BASE + 0x70)   /* LPIs配置信息表基地址寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_PROPBASER_H_REG (SOC_GICR_LPI_REGS_BASE + 0x74)   /* LPIs配置信息表基地址寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_PENDBASER_L_REG (SOC_GICR_LPI_REGS_BASE + 0x78)   /* LPIs状态信息表基地址寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_PENDBASER_H_REG (SOC_GICR_LPI_REGS_BASE + 0x7C)   /* LPIs状态信息表基地址寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_INVR_L_REG      (SOC_GICR_LPI_REGS_BASE + 0xA0)   /* 无效单个LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_INVR_H_REG      (SOC_GICR_LPI_REGS_BASE + 0xA4)   /* 无效单个LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_INVALLR_L_REG   (SOC_GICR_LPI_REGS_BASE + 0xB0)   /* 无效所有LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_INVALLR_H_REG   (SOC_GICR_LPI_REGS_BASE + 0xB4)   /* 无效所有LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_SYNCR_REG       (SOC_GICR_LPI_REGS_BASE + 0xC0)   /* LPIs同步寄存器 */
#define SOC_GICR_LPI_REGS_GICR_MOVLPIR_L_REG   (SOC_GICR_LPI_REGS_BASE + 0x100)  /* 转移单个LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_MOVLPIR_H_REG   (SOC_GICR_LPI_REGS_BASE + 0x104)  /* 转移单个LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_MOVALLR_L_REG   (SOC_GICR_LPI_REGS_BASE + 0x110)  /* 转移所有LPI寄存器[31:0] */
#define SOC_GICR_LPI_REGS_GICR_MOVALLR_H_REG   (SOC_GICR_LPI_REGS_BASE + 0x114)  /* 转移所有LPI寄存器[63:32] */
#define SOC_GICR_LPI_REGS_GICR_CIDR0_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFF0) /* Component ID0 */
#define SOC_GICR_LPI_REGS_GICR_CIDR1_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFF4) /* Component ID1 */
#define SOC_GICR_LPI_REGS_GICR_CIDR2_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFF8) /* Component ID2 */
#define SOC_GICR_LPI_REGS_GICR_CIDR3_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFFC) /* Component ID3 */
#define SOC_GICR_LPI_REGS_GICR_PIDR0_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFE0) /* GICR_PIDR0 */
#define SOC_GICR_LPI_REGS_GICR_PIDR1_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFE4) /* GICR_PIDR1 */
#define SOC_GICR_LPI_REGS_GICR_PIDR2_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFE8) /* GICR_PIDR2 */
#define SOC_GICR_LPI_REGS_GICR_PIDR3_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFEC) /* GICR_PIDR3 */
#define SOC_GICR_LPI_REGS_GICR_PIDR4_REG       (SOC_GICR_LPI_REGS_BASE + 0xFFD0) /* GICR_PIDR4 */

#endif // __GICR_LPI_REGS_REG_OFFSET_H__
